Vertical field effect transistor

   
   

In a trench super junction semiconductor element having a parallel p-n junction layer 14 with n-drift regions 12 and p-partition regions 13, both extending in a depth direction, being alternately joined, a part 20 in a shape of a three-dimensional curved surface in the end portion of each of trenches is formed in a p-partition region 13. A section in the p-partition region 13 surrounding the part 20 in a shape of a three-dimensional curved surface of the end portion of each of the trenches is made as a p.sup.+ -region 21 in which an impurity concentration is higher than that in a section thereunder so that an electric field is increased at a boundary between the p.sup.+ -region 21 and the n-drift region 12, thereby lessening electric field concentration to the part 20 in a shape of a three-dimensional curved surface of the end portion of the trench. Moreover, the section in the p-partition region 13 surrounding the part 20 in a shape of a three-dimensional curved surface in the end portion of the trench can be formed wider than the section thereunder. This inhibits lowering in a breakdown voltage and, along with this, increases reliability of a gate insulator film.

En un elemento estupendo del semiconductor de la ensambladura del foso que tiene una capa paralela 14 de la ensambladura del p-n con las regiones 12 de la n-deriva y las regiones 13 de la p-particio'n, ambos que extienden en una dirección de la profundidad, alternativamente siendo ensamblado, una parte 20 en una forma de una superficie curvada tridimensional en la parte periférica de cada uno de fosos se forman en una región 13 de la p-particio'n. Una sección en la región 13 de la p-particio'n que rodea la parte 20 en una forma de una superficie curvada tridimensional de la parte periférica de cada uno de los fosos se hace como p.sup.+ - la región 21 en la cual una concentración de impureza es más alta que ésa en una sección debajo para aumentar un campo eléctrico en un límite entre el p.sup.+ - la región 21 y la región 12 de la n-deriva, de tal modo disminuyendo la concentración del campo eléctrico a la parte 20 en una forma de una superficie curvada tridimensional de la parte periférica del foso. Por otra parte, la sección en la región 13 de la p-particio'n que rodea la parte 20 en una forma de una superficie curvada tridimensional en la parte periférica del foso se puede formar más de par en par que la sección debajo. Esto inhibe bajar en un voltaje de interrupción y, junto con esto, aumenta confiabilidad de una película del aislador de la puerta.

 
Web www.patentalert.com

< Stress inducing spacers

< Method for fabricating a self-aligned bipolar transistor and related structure

> Semiconductor device and method for fabricating the same

> Semiconductor device using an insulating layer having a seed layer

~ 00147