A high density vertical merged MOS bipolar capacitor gain cell is realized
for DRAM operation. The gain cell includes a vertical MOS transistor
having a source region, a drain region, and a floating body region
therebetween. The gain cell includes a vertical bi-polar transistor having
an emitter region, a base region and a collector region. The base region
for the vertical bi-polar transistor serves as the source region for the
vertical MOS transistor. A gate opposes the floating body region and is
separated therefrom by a gate oxide on a first side of the vertical MOS
transistor. A floating body back gate opposes the floating body region on
a second side of the vertical transistor. The base region for the vertical
bi-polar transistor is coupled to a write data word line.
Ένα κάθετο συγχωνευμένο MOS διπολικό κύτταρο κέρδους πυκνωτών υψηλής πυκνότητας πραγματοποιείται για τη λειτουργία DRAM. Το κύτταρο κέρδους περιλαμβάνει μια κάθετη κρυσταλλολυχνία MOS που έχει μια περιοχή πηγής, της περιοχής αγωγών, και μια επιπλέουσα περιοχή σωμάτων. Το κύτταρο κέρδους περιλαμβάνει μια κάθετη διπολική κρυσταλλολυχνία που έχει μια περιοχή εκπομπών, μια περιοχή βάσεων και μια περιοχή συλλεκτών. Η περιοχή βάσεων για την κάθετη διπολική κρυσταλλολυχνία χρησιμεύει ως η περιοχή πηγής για την κάθετη κρυσταλλολυχνία MOS. Μια πύλη αντιτάσσει την επιπλέουσα περιοχή σωμάτων και χωρίζεται απ' αυτό από ένα οξείδιο πυλών σε μια πρώτη πλευρά της κάθετης κρυσταλλολυχνίας MOS. Μια επιπλέουσα πίσω πύλη σωμάτων αντιτάσσει την επιπλέουσα περιοχή σωμάτων σε μια δεύτερη πλευρά της κάθετης κρυσταλλολυχνίας. Η περιοχή βάσεων για την κάθετη διπολική κρυσταλλολυχνία συνδέεται με γράφει τη γραμμή λέξης στοιχείων.
