High-breakdown-voltage semiconductor device

   
   

A high-breakdown-voltage semiconductor device comprises a high-resistance semiconductor layer, trenches formed on the surface thereof in a longitudinal plane shape and in parallel, first regions formed on the semiconductor layer to be sandwiched between adjacent ones of the trenches and having an impurity concentration higher than that of the semiconductor layer, a second region having opposite conductivity to the first regions and continuously disposed in a trench sidewall and bottom portion, a sidewall insulating film disposed on the second region of the trench sidewall, a third region disposed on the second region of the trench bottom portion and having the same conductivity as and the higher impurity concentration than the second region, a fourth region disposed on the back surface of the semiconductor layer, a first electrode formed on each first region, a second electrode connected to the third region, and a third electrode formed on the fourth region.

Um dispositivo de semicondutor da elevado-avaria-tensão compreende uma camada high-resistance do semicondutor, trincheiras dadas forma na superfície disso em uma forma plana longitudinal e na paralela, primeiras regiões dadas forma na camada do semicondutor a ser imprensada mais altamente entre as adjacentes das trincheiras e ter uma concentração de impureza do que aquela da camada do semicondutor, uma segunda região que tem oposto ao conductivity às primeiras regiões e disposta continuamente em uma parcela do sidewall e do fundo da trincheira, uma película isolando do sidewall disposta na segunda região do sidewall da trincheira, uma terceira região disposta na segunda região da parcela do fundo da trincheira e tendo o mesmo conductivity que e a concentração de impureza mais elevada do que a segunda região, um quarto a região dispôs na superfície traseira da camada do semicondutor, de um primeiro elétrodo dado forma em cada primeira região, de um segundo elétrodo conectado à terceira região, e de um terceiro elétrodo dado forma na quarta região.

 
Web www.patentalert.com

< Ultra high-speed Si/SiGe modulation-doped field effect transistors on ultra thin SOI/SGOI substrate

< Floating gate and fabricating method of the same

> Haze-free BST films

> Composite integrated circuit and its fabrication method

~ 00161