A process for forming capacitors in a semiconductor device. In one
embodiment, a first insulating layer is deposited on the semiconductor
device; a trench is formed in the insulating layer; a first low resistance
metal layer is formed covering the interior surface of the trench; a first
polysilicon layer is formed over the first low resistance metal layer; a
first dielectric layer is formed over the first polysilicon layer; a
second polysilicon layer is formed over the first dielectric layer; a
second low resistance metal layer is formed over the second polysilicon
layer; a third polysilicon layer is formed over the second low resistance
metal layer; a second dielectric layer is formed over the third
polysilicon layer; a fourth polysilicon layer is formed over the second
dielectric layer; a third low resistance metal layer is formed over the
fourth polysilicon layer until the trench is filled; the semiconductor
device is planarized until the first, second and third low resistance
metal layers are exposed above the trench; finally, capacitor leads are
formed to the first, second, and third low resistance metal layers.
Um processo para dar forma a capacitores em um dispositivo de semicondutor. Em uma incorporação, uma primeira camada isolando é depositada no dispositivo de semicondutor; uma trincheira é dada forma na camada isolando; uma primeira camada baixa do metal da resistência é dada forma que cobre a superfície interior da trincheira; uma primeira camada do polysilicon é excesso dado forma a primeira camada baixa do metal da resistência; uma primeira camada dieléctrica é excesso dado forma a primeira camada do polysilicon; uma segunda camada do polysilicon é excesso dado forma a primeira camada dieléctrica; uma segunda camada baixa do metal da resistência é excesso dado forma a segunda camada do polysilicon; uma terceira camada do polysilicon é excesso dado forma a segunda camada baixa do metal da resistência; uma segunda camada dieléctrica é excesso dado forma a terceira camada do polysilicon; uma quarta camada do polysilicon é excesso dado forma a segunda camada dieléctrica; uma terceira camada baixa do metal da resistência é excesso dado forma a quarta camada do polysilicon até que a trincheira esteja enchida; o dispositivo de semicondutor é planarized até que as primeiras, segundas e terceiras camadas baixas do metal da resistência estejam expostas acima da trincheira; finalmente, as ligações do capacitor são dadas forma ao primeiro, em segundo, e às terceiras camadas baixas do metal da resistência.
