BJT device configuration and fabrication method with reduced emitter width

   
   

A BJT device configuration includes an emitter finger and via arrangement which reduces emitter finger width, and is particularly suitable for use with compound semiconductor-based devices. Each emitter finger includes a cross-shaped metal contact which provides an emitter contact; each contact comprises two perpendicular arms which intersect at a central area. A via through an interlevel dielectric layer provides access to the emitter contact; the via is square-shaped, centered over the center point of the central area, and oriented at a 45.degree. angle to the arms. This allows the via size to be equal to or greater than the minimum process dimension, while allowing the width of the emitter finger to be as narrow as possible with the alignment tolerances still being met.

Una configuración de dispositivo de BJT incluye un dedo del emisor y vía el arreglo que reduce anchura del dedo del emisor, y es particularmente conveniente para el uso con los dispositivos semiconductor-basados compuestos. Cada dedo del emisor incluye un contacto cruciforme del metal que proporcione un contacto del emisor; cada contacto abarca dos brazos perpendiculares que se intersequen en un área central. A vía con una capa dieléctrica del interlevel proporciona el acceso al contacto del emisor; vía cuadrado-se forma, se centra sobre el punto de centro del área central, y se orienta a un ángulo 45.degree. de los brazos. Esto permite vía tamaño para ser igual o mayor que a la dimensión de proceso mínima, mientras que permite que la anchura del dedo del emisor sea tan estrecha como sea posible con las tolerancias de la alineación todavía que son satisfechas.

 
Web www.patentalert.com

< Semiconductor apparatus and protection circuit

< Optical semiconductor device and method of fabricating the same

> Stress control of semiconductor microstructures for thin film growth

> Polysilicon capacitor having large capacitance and low resistance

~ 00163