Test structure for measuring effect of trench isolation on oxide in a memory device

   
   

An apparatus for measuring effects of isolation processes (280) on an oxide layer (286) in a memory device (255) is described. In one embodiment, the apparatus comprises a structure (110) comprised of an array (110c) of memory devices (255). A testing unit (120) is coupled with the structure (110). The testing unit (120) is for performing various electrical tests on the array (110c) of memory devices (255). The testing unit (120) is also for providing data regarding each memory device (255) in the array (110c) of memory devices (255). An analyzer (120) is coupled with the structure (110) for analyzing results of the various electrical tests. This determines the condition of the oxide layer (286) of each memory device (255) in the array of memory devices (110c).

Een apparaat om gevolgen van isolatie te meten verwerkt (280) op een oxydelaag (286) in een geheugenapparaat (255) wordt beschreven. In één belichaming, bestaat het apparaat uit een structuur (110) die van een serie (110c) wordt samengesteld van geheugenapparaten (255). Een testende eenheid (120) wordt gekoppeld aan de structuur (110). Testende eenheid (120) is voor het uitvoeren van diverse elektrotests aangaande de serie (110c) van geheugenapparaten (255). Testende eenheid (120) is ook voor het verstrekken van gegevens betreffende elk geheugenapparaat (255) in de serie (110c) van geheugenapparaten (255). Een analysator (120) wordt gekoppeld aan structuur (110) voor het analyseren van resultaten van de diverse elektrotests. Dit bepaalt de voorwaarde van oxydelaag (286) van elk geheugenapparaat (255) in de serie van geheugenapparaten (110c).

 
Web www.patentalert.com

< Method for fabricating planar light waveguide circuits with vertical taper structure

< Back-to-back connected power semiconductor device package

> Semiconductor packages and methods for making the same

> Packaged semiconductor device and method of formation

~ 00163