Ladder-type gate structure for four-terminal SOI semiconductor device

   
   

A ladder-type gate structure for a silicon-on-insulator (SOI) four-terminal semiconductor device is disclosed. The structure includes a gate having a first and second portion, a body region, which is under the first portion of the gate, a body contact, which is adjacent to the second portion of the gate, and a plurality of body contacts connecting the body region to the body contact through a drain region. The gate structure provides an independently controlled body region and includes a substantially uniform voltage across the body region in the SOI semiconductor device.

Um escada-tipo estrutura da porta para um dispositivo de semicondutor do quatro-terminal do silicone-em-isolador (SOI) é divulgado. A estrutura inclui uma porta que tem um primeiro e a segunda parcela, uma região do corpo, que estejam sob a primeira parcela da porta, um contato do corpo, que seja junto à segunda parcela da porta, e um plurality do corpo contatam conectar a região do corpo ao contato do corpo com uma região do dreno. A estrutura da porta fornece uma região independentemente controlada do corpo e inclui uma tensão substancialmente uniforme através da região do corpo no dispositivo de semicondutor de SOI.

 
Web www.patentalert.com

< MOSFET threshold voltage tuning with metal gate stack control

< High-speed programmable read-only memory (PROM) devices

> Placement template and method for placing optical dies

> Barrier region and method for wafer scale package (WCSP) devices

~ 00164