High-speed programmable read-only memory (PROM) devices

   
   

A high speed programmable ROM, a memory cell structure therefor, and a method for writing data on/reading data from the programmable ROM are provided. The programmable ROM system has a plurality of memory cell, each of which has a gate, a first electrode, and a second electrode; a plurality of word lines, each of which is connected to the gates of a predetermined number of cells of the plurality of memory cells; a plurality of bit lines, each of which is connected to the first electrodes of a predetermined number of memory cells of the plurality of memory cells and is arranged in a direction substantially perpendicular to the word lines; and a plurality of virtual ground lines, each of which is selectively connected to ground in response to control signals, and is arranged in a direction actually perpendicular to the word lines, wherein the plurality of memory cells are programmed to predetermined logic levels by selectively connecting the second electrode of each of the plurality of memory cells to the plurality of virtual ground lines. The high speed programmable ROM system selectively connects the source of a cell transistor to a virtual ground line according to ROM data such that the capacitance of a bit line can be maintained at a predetermined level without becoming excessively great or small. Thus, the operation speed of the programmable ROM increases and misreading programmed data is minimized.

Обеспечены высокоскоростной programmable rom, структура ячейкы памяти therefor, и метод для писания данных по данных on/reading от programmable rom. Programmable система rom имеет множественность ячейкы памяти, каждое из которой имеет строб, первый электрод, и второй электрод; множественность слова выравнивается, каждое из которой соединено к стробам предопределенного количества клеток множественности ячейкы памяти; множественность бита выравнивается, каждое из которой соединено к первым электродам предопределенного количества ячейкы памяти множественности ячейкы памяти и аранжировано в направлении существенн перпендикулярном к линиям слова; и множественность фактически земных линий, каждое из которых селективно соединено к земле in response to сигналы управления, и аранжирована в направлении фактическ перпендикулярном к линиям слова, при котором множественность ячейкы памяти запрограммирована к предопределенным уровням логики селективным подключением второго электрода каждой из множественности ячейкы памяти к множественности фактически земных линий. Высокоскоростная programmable система rom селективно подключает источник транзистора клетки к фактически земной линии согласно данным по rom такие что емкость линии бита можно поддерживать на предопределенном уровне без быть чрезмерно больш или мала. Таким образом, скорость деятельности programmable rom увеличивает и misreading запрограммированные данные уменьшит.

 
Web www.patentalert.com

< Semiconductor device and method for fabricating the same

< MOSFET threshold voltage tuning with metal gate stack control

> Ladder-type gate structure for four-terminal SOI semiconductor device

> Placement template and method for placing optical dies

~ 00164