Semiconductor device and method for fabricating the same

   
   

The semiconductor device comprises a gate electrode 26 formed on a semiconductor substrate 10, a source region 45a having a lightly doped source region 42a and a heavily doped source region 44a, a drain region 45b having a lightly doped drain region 42b and a heavily doped drain region 44b, a first silicide layer 40c formed on the source region, a second silicide layer 40d formed on the drain region, a first conductor plug 54 connected to the first silcide layer and a second conductor plug 54 connected to the second silicide layer. The heavily doped drain region is formed in the region of the lightly doped region except the peripheral region, and the second silicide layer is formed in the region of the heavily doped drain region except the peripheral region. Thus, the concentration of the electric fields on the drain region can be mitigated when voltages are applied to the drain region. Thus, even with the silicide layer formed on the source/drain region, sufficiently high withstand voltages of the high withstand voltage transistor can be ensured. Furthermore, the drain region alone has the above-described structure, whereby the increase of the source-drain electric resistance can be prevented while high withstand voltages can be ensured.

Het halfgeleiderapparaat bestaat uit een poortelektrode 26 die op een halfgeleidersubstraat 10, een brongebied 45a een licht gesmeerd brongebied 42a en een zwaar gesmeerd brongebied 44a wordt gevormd die, een afvoerkanaalgebied 45b een licht gesmeerd afvoerkanaalgebied 42b hebben en een zwaar gesmeerd afvoerkanaalgebied 44b, een eerste silicide laag 40c hebben die op het brongebied wordt gevormd, een tweede silicide laag 40d die op het afvoerkanaalgebied wordt gevormd, een eerste leiderstop 54 die met de eerste silcidelaag wordt verbonden en een tweede leiderstop 54 die die met de tweede silicide laag wordt verbonden. Het zwaar gesmeerde afvoerkanaalgebied wordt gevormd in het gebied van het licht gesmeerde gebied behalve het randgebied, en de tweede silicide laag wordt gevormd in het gebied van het zwaar gesmeerde afvoerkanaalgebied behalve het randgebied. Aldus, kan de concentratie van de elektrische velden op het afvoerkanaalgebied worden verlicht wanneer de voltages worden toegepast op het afvoerkanaalgebied. Aldus, zelfs met de silicide laag die op bron wordt gevormd/afvoerkanaal weerstaat het voldoende hoge gebied, voltages van de hoogte weerstaat voltagetransistor kan worden verzekerd. Voorts heeft het afvoerkanaalgebied alleen de hierboven beschreven structuur, waardoor de verhoging van de bron-afvoerkanaal elektrische weerstand kan worden verhinderd terwijl de hoogte voltages kan worden verzekerd weerstaat.

 
Web www.patentalert.com

< Lower electrode contact structure and method of forming the same

< Continuous good step coverage CVD platinum metal deposition

> MOSFET threshold voltage tuning with metal gate stack control

> High-speed programmable read-only memory (PROM) devices

~ 00164