Stiction alleviation using passivation layer patterning

   
   

The present invention alleviates stiction between a suspended beam or microstructure and an underlying substrate by providing a patterned passivation layer on the substrate underneath the beam. The passivation layer is patterned to provide a substrate surface that differs substantially from the bottom surface of the beam. The difference between these two surfaces reduces the potential contact area between the beam and the substrate when the beam is pulled down, thereby reducing adhesive forces between the beam and the substrate and reducing the likelihood of stiction. In one embodiment, the passivation layer is patterned to form a substrate surface comprising a plurality of protuberances. In another embodiment, the passivation layer is patterned to form a substrate surface having a mesh pattern.

Η παρούσα εφεύρεση ανακουφίζει το stiction μεταξύ μιας ανασταλμένης ακτίνας ή μιας μικροδομής και ένα ελλοχεύον υπόστρωμα με την παροχή ενός διαμορφωμένου στρώματος παθητικότητας στο υπόστρωμα κάτω από την ακτίνα. Το στρώμα παθητικότητας είναι διαμορφωμένο για να παρέχει μια επιφάνεια υποστρωμάτων που διαφέρει ουσιαστικά από την κατώτατη επιφάνεια της ακτίνας. Η διαφορά μεταξύ αυτών των δύο επιφανειών μειώνει την πιθανή περιοχή επαφών μεταξύ της ακτίνας και του υποστρώματος όταν τραβιέται κάτω η ακτίνα, με αυτόν τον τρόπο μειώνοντας τις συγκολλητικές δυνάμεις μεταξύ της ακτίνας και του υποστρώματος και μειώνοντας την πιθανότητα του stiction. Σε μια ενσωμάτωση, το στρώμα παθητικότητας είναι διαμορφωμένο για να διαμορφώσει μια επιφάνεια υποστρωμάτων που περιλαμβάνει μια πολλαπλότητα των προεξοχών. Σε μια άλλη ενσωμάτωση, το στρώμα παθητικότητας είναι διαμορφωμένο για να διαμορφώσει μια επιφάνεια υποστρωμάτων που έχει ένα σχέδιο πλέγματος.

 
Web www.patentalert.com

< Semiconductor device and process for manufacturing the same

< Capacitor in semiconductor device and method for fabricating the same

> Process for manufacturing a dual charge storage location memory cell

> Package-ready light-sensitive integrated circuit and method for its preparation

~ 00171