In a preferred embodiment, the invention provides a circuit and method for
improving the soft error rate in a dual-port read SRAM cell. A write-only
transfer device is connected to a cross-coupled latch, a first wordline,
and a first bitline. A first read-only transfer device is connected to a
second bitline, a second wordline, and a first pull-down device. A second
read-only transfer device is connected to the first bitline, the first
wordline, and a second pull-down device. A clear memory transfer device is
connected to the cross-coupled latch, a third bitline, and a third
pull-down device. This configuration allows a reduction in the size of a
dual-port SRAM cell with little or no reduction in the read access time of
the cell. The reduction in size also reduces SER by reducing the
cross-sectional, p/n junction area exposed to radiation.
Σε μια προτιμημένη ενσωμάτωση, η εφεύρεση παρέχει ένα κύκλωμα και μια μέθοδο για το ποσοστό μαλακού λάθους σε ένα διαβασμένο διπλός-λιμένας κύτταρο SRAM. Μια γράφω-μόνη συσκευή μεταφοράς συνδέεται με έναν διαγώνιος-συνδεμένο σύρτη, ένα πρώτο wordline, και ένα πρώτο bitline. Μια πρώτη μόνο ανάγνωσης συσκευή μεταφοράς συνδέεται με ένα δεύτερο bitline, ένα δεύτερο wordline, και μια πρώτη pull-down συσκευή. Μια δεύτερη μόνο ανάγνωσης συσκευή μεταφοράς συνδέεται με το πρώτο bitline, το πρώτο wordline, και μια δεύτερη pull-down συσκευή. Μια σαφής συσκευή μεταφοράς μνήμης συνδέεται με το διαγώνιος-συνδεμένο σύρτη, ένα τρίτο bitline, και μια τρίτη pull-down συσκευή. Αυτή η διαμόρφωση επιτρέπει μια μείωση του μεγέθους ενός κυττάρου διπλός-λιμένων SRAM με ελάχιστη ή καμία μείωση του χρόνου διαβασμένης πρόσβασης του κυττάρου. Η μείωση του μεγέθους μειώνει επίσης SER με τη μείωση το διατομικού, περιοχή συνδέσεων p/n που εκτίθεται στην ακτινοβολία.
