A fabrication process benefits high-density DRAM cells, including four-Gbit
cells and beyond. In one embodiment, a poly-Si pillar transistor is formed
on top of a trench capacitor with the top of the pillar transistor being
directly connected to the bit line. To reduce the process steps, word line
formation is achieved by a spacer etch process and a self-aligned process
is used for formation of bit line contact using a CMP process. This
embodiment reduces necessary layout area and provides improvements in
overall device performance.
Процесс изготовления помогает high-density клеткам DRAM, включая клетки four-Gbit и за пределами. В одном воплощении, транзистор штендера поли-Kremni1 сформирован on top of конденсатор шанца с верхней частью транзистора штендера сразу будучи соединянным к линии бита. Для уменьшения шагов процесса, образование линии слова достигано процессом etch прокладки и собственн-vyrovn4nny1 процесс использован для образования контакта линии бита использующ процесс cmp. Это воплощение уменьшает обязательно зону плана и обеспечивает улучшения в общем представлении приспособления.
