Memory device test system and method

   
   

A testing system is described for testing a memory device. The testing system includes a timing generator, an optional frequency multiplier circuit, a pattern generator, and a waveform shaping circuit. The timing generator generates a first clock signal. The frequency multiplier circuit receives the first clock signal, and uses the first clock signal to produce a second clock signal. In general, the second clock signal has a frequency greater than a frequency of the first clock signal. The frequency of the second clock signal may twice the frequency of the first clock signal. The testing system provides the second clock signal to the memory device such that operations within the memory device are synchronized to the second clock signal. The waveform shaping circuit produces an address signal synchronized to the first clock signal, and provides the address signal to the memory device when reading data from the memory device. In another embodiment, the first clock signal is not used and the address signals are synchronized to every two cycles of the second clock signal. A method for testing a memory device, which may be embodied in the testing system, is also described.

Un sistema difficile è descritto per verificare un dispositivo di memoria. Il sistema difficile include un generatore cronometrante, un circuito facoltativo di moltiplicatore di frequenza, un generatore del modello e una forma d'onda che modella il circuito. Il generatore cronometrante genera un primo segnale dell'orologio. Il circuito di moltiplicatore di frequenza riceve il primo segnale dell'orologio ed usa il primo segnale dell'orologio produrre un secondo segnale dell'orologio. In generale, il secondo segnale dell'orologio ha una frequenza più grande di una frequenza del primo segnale dell'orologio. La frequenza del secondo segnale dell'orologio può due volte la frequenza del primo segnale dell'orologio. Il sistema difficile fornisce il secondo segnale dell'orologio al dispositivo di memoria tali che i funzionamenti all'interno del dispositivo di memoria sono sincronizzati al secondo segnale dell'orologio. La forma d'onda che modella il circuito produce un segnale di indirizzo sincronizzato al primo segnale dell'orologio e fornisce il segnale di indirizzo al dispositivo di memoria quando dati protetti dal dispositivo di memoria. In un altro incorporamento, il primo segnale dell'orologio non è usato ed i segnali di indirizzo sono sincronizzati ad ogni due cicli del secondo segnale dell'orologio. Un metodo per verificare un dispositivo di memoria, che può essere compreso nel sistema difficile, inoltre è descritto.

 
Web www.patentalert.com

< System and method for providing automatic data restoration after a storage device failure

< System for testing multiple devices on a single system and method thereof

> System and method for connecting a call

> Communication interface for virtual IC tester

~ 00173