Methods and apparatus for providing an antifuse function

   
   

Methods and apparatus for providing an antifuse are disclosed, where the antifuse includes a semiconductor substrate having an active area circumscribed by a shallow trench isolation (STI) boundary; a gate conductor disposed above the semiconductor substrate and overlying at least a portion of the STI boundary; a dielectric disposed between the semiconductor substrate and the gate conductor; a first terminal coupled to the gate conductor; and a second terminal coupled to the semiconductor substrate, wherein a breakdown of the dielectric causes electrical connections between regions of the gate conductor and regions of the active area including substantially near the STI boundary.

Методы и приборы для обеспечивать antifuse показаны, где antifuse вклюает субстрат полупроводника имея активно область быть описанным отмелой границей изоляции шанца (STI); проводник строба размещал над субстратом полупроводника и overlying по крайней мере часть границы STI; диэлектрик размещал между субстратом полупроводника и проводником строба; первый стержень соединенный к проводнику строба; и второй стержень соединенный к субстрату полупроводника, при котором нервное расстройство диэлектрика причиняет электрические соединения между зонами проводника строба и зонами активно зоны включая существенн почти граница STI.

 
Web www.patentalert.com

< SRAM memory cell, memory cell arrangement and method for fabricating a memory cell arrangement

< Semiconductor device that include silicide layers

> Low leakage MIM capacitor

> Ammonia gas passivation on nitride encapsulated devices

~ 00175