A structure of a single-electron-transistor memory array is disclosed in the present invention. A substrate is provided. A buried oxide layer is on the substrate. A plurality of silicon wires are arranged on the buried oxide layer, wherein each of the silicon wires has a pair of ends. Oxynitride layers covers on the silicon wires. A polysilicon layer covers the oxynitride layers and the buried oxide layer. A source region and a drain region connect to a first end and a second end of each of the silicon wires, respectively.

Een structuur van een serie van het enig-elektron-transistorgeheugen wordt onthuld in de onderhavige uitvinding. Een substraat wordt verstrekt. Een begraven oxydelaag is op het substraat. Een meerderheid van siliciumdraden wordt geschikt op de begraven oxydelaag, waarin elk van de siliciumdraden een paar einden heeft. Oxynitride lagendekking op de siliciumdraden. Een polysilicon laag behandelt de oxynitride lagen en de begraven oxydelaag. Een brongebied en een afvoerkanaalgebied verbinden met een eerste eind en een tweede eind van elk van de siliciumdraden, respectievelijk.