A system for memory word error correction that enables correction of burst errors in memory words. The system is based on an adaptation of two-error correction BCH code which yields burst error correction without increasing the number of error correction bits in the memory words over prior two-error BCH code error correction schemes. The adaptation of two-error correction BCH code when combined with additional techniques for detecting columns of burst errors enables the correction of burst errors and additional random bit errors in memory words.

Um sistema para a correção de erro da palavra da memória de que permite a correção de estourar erros na memória exprime. O sistema é baseado em uma adaptação do código da correção BCH do dois-erro que rende a correção de erro do estouro sem aumentar o número de bocados da correção de erro nos esquemas prévios da correção de erro do código do dois-erro BCH do excesso das palavras da memória. A adaptação do código da correção BCH do dois-erro quando combinada com as técnicas adicionais para detectar colunas de erros do estouro permite a correção de erros do estouro e de erros de bocado aleatórios adicionais em palavras da memória.

 
Web www.patentalert.com

< Burst error and additional random bit error correction in a memory

< Burst error and additional random bit error correction in a memory

> Manufacturing testing of hot-plug circuits on a computer backplane

> Method of configuring integrated circuits using greedy algorithm for partitioning of N points in P isothetic rectangles

~ 00063