A test facilitating circuit is contained in a FPGA-GATE ARRAY. In the gate array chip there are disposed I/O cells, a boundary scan circuit, a controller and an internal circuit. The arrangement of the external terminals of a package is the same as the arrangement of the external terminals of the FPGA. The test terminal corresponds to the data program terminal of the FPGA. When the FPGA is displaced with a gate array, the data program terminal of the FPGA becomes unnecessary and is used as a control terminal for the boundary scan circuit. The position of the test terminal is fixed, thereby to achieve a facilitated, automated and standardized design.

Um teste que facilita o circuito é contido em uma DISPOSIÇÃO de FPGA-GATE. Na microplaqueta da disposição de porta há umas pilhas dispostas de I/O, um circuito da varredura do limite, um controlador e um circuito interno. O arranjo dos terminais externos de um pacote é o mesmo que o arranjo dos terminais externos do FPGA. O terminal do teste corresponde ao terminal do programa dos dados do FPGA. Quando o FPGA é deslocado com uma disposição de porta, o terminal do programa dos dados do FPGA torna-se desnecessário e está usado enquanto um terminal do controle para o circuito da varredura do limite. A posição do terminal do teste é fixa, conseguir desse modo um projeto facilitado, automatizado e estandardizado.