A ferroelectric memory device includes a cell array block having a
plurality of sub-cell array blocks regularly arranged in columns and rows,
each sub-cell array block includes a plurality of unit cells, a plurality
of main bitlines disposed along a first direction corresponding to the
sub-cell array blocks in column units, a plurality of sub-bitlines
disposed along the first direction in a one-to-one correspondence to the
sub-cell array blocks, a plurality of pairs of sub-bitline pull down
signal application lines and sub-bitline enable switch signal application
lines disposed along a second direction perpendicular to the first
direction, each pair corresponding to the sub-cell array block for
applying a sub-bitline enable switch signal and a sub-bitline pull down
signal, and a plurality of switching control blocks, each corresponding to
the sub-cell array block for one of enabling the sub-bitlines selectively
in response to the sub-bitline enable switch signal and pulling down the
sub-bitlines in response to the sub-bitline pull down signal.
Un dispositivo de memoria ferroelectric incluye un bloque del arsenal de célula que tiene una pluralidad de bloques sub-cell del arsenal dispuestos regularmente en columnas y filas, cada bloque sub-cell del arsenal incluye una pluralidad de células de la unidad, una pluralidad de bitlines principales dispuestos a lo largo de una primera dirección que corresponde a los bloques sub-cell del arsenal en unidades de la columna, una pluralidad de secundario-bitlines dispuesto a lo largo de la primera dirección en una correspondencia una por a los bloques sub-cell del arsenal, una pluralidad de pares de secundario-bitline tira hacia abajo líneas del uso de la señal y secundario-bitline permita las líneas del uso de la señal del interruptor dispuestas a lo largo de un segundo perpendicular de la dirección a la primera dirección, cada par que corresponde al bloque sub-cell del arsenal para aplicar un secundario-bitline permite la señal del interruptor y un secundario-bitline tire hacia abajo la señal, y una pluralidad de bloques de control de la conmutación, cada uno que corresponde al bloque sub-cell del arsenal para uno de permitir el secundario-bitlines en respuesta al secundario-bitline permite selectivamente la señal del interruptor y tirando hacia abajo el secundarios-bitlines en respuesta al secundario-bitline tiran hacia abajo la señal.
