An improved reference voltage generation is described. In one embodiment, a memory block includes a plurality of memory cells interconnected by wordlines and bitlines. A plurality of reference cells are provided. A bitline includes a reference cell. The bitlines of the memory block are divided into groups or bitlines. The reference cells within a group are interconnected to average out the reference cell charge variation to improve the sensing window.

Ein verbessertes Bezugsspannung Erzeugung wird beschrieben. In einer Verkörperung schließt ein Gedächtnisblock eine Mehrzahl der Speicherzellen ein, die durch wordlines und bitlines zusammengeschaltet werden. Eine Mehrzahl der Bezugszellen werden zur Verfügung gestellt. Ein bitline schließt eine Bezugszelle ein. Die bitlines des Gedächtnisblockes werden in Gruppen oder in bitlines geteilt. Die Bezugszellen innerhalb einer Gruppe werden zusammengeschaltet, um aus der Bezugszelle Aufladung Veränderung Durchschnitt zu berechnen, um das abfragenfenster zu verbessern.

 
Web www.patentalert.com

< Semiconductor device with copper wiring connected to storage capacitor

< Iridium composite barrier structure and method for same

> Ferroelectric memory and method for driving the same

> Capacitor over plug structure

~ 00099