A method of producing an integrated circuit having a vertical MOS
transistor includes doping a substrate to form a layer adjacent to its
surface and forming a lower doped layer serving as the transistor's first
source/drain region. The transistor's channel region is formed by doping a
central layer above the lower layer. A second source/drain region is
formed by doping an upper layer above the central layer. The upper,
central and lower layers form a layer sequence having opposed first and
second faces. A connecting structure is formed on the first face to
electrically connect the channel region and the substrate. The connecting
structure laterally adjoins at least the central layer and the lower
layer, and extends into the substrate. A gate dielectric and adjacent gate
electrode are formed on the second face.
Un metodo di produrre un circuito integrato che ha un transistore verticale del MOS include la verniciatura del substrato per formare uno strato adiacente alla relativa superficie e formare un serving verniciato più basso di strato come la prima regione di source/drain del transistore. La regione della scanalatura del transistore è costituita dalla verniciatura dello strato centrale sopra lo strato più basso. Una seconda regione di source/drain è costituita dalla verniciatura dello strato superiore sopra lo strato centrale. Gli strati superiori, centrali e più bassi formano una sequenza di strato che oppongono in primo luogo e le seconde facce. Una struttura di collegamento è formata sulla prima faccia per collegare elettricamente la regione della scanalatura ed il substrato. La struttura di collegamento congiunge lateralmente almeno lo strato centrale e lo strato più basso ed avanza nel substrato. Un dielettrico del cancello e un elettrodo di cancello adiacente sono formati sulla seconda faccia.
