A new method of fabricating and programming and erasing a Flash EEPROM
memory cell is achieved. A tunneling oxide layer is formed overlying a
semiconductor substrate. A first polysilicon layer, an interpoly oxide
layer and then a second polysilicon layer are deposited. The second
polysilicon layer, the interpoly oxide layer, the first polysilicon layer,
and the tunneling oxide layer are patterned to form control gates and
floating gates for planned Flash EEPROM memory cells. Ions are implanted
to form drain junctions where the drain junctions are shallow and abrupt.
Ions are implanted to form angled pocket junctions adjacent to the drain
junctions. The angled pocket junctions are implanted at a
non-perpendicular angle with respect to the semiconductor substrate and
are counter-doped to the drain junctions. Ions are implanted to form
source junctions that are deeper and less abrupt than the drain junctions.
Um método novo de fabricar e de programar e de apagar uma pilha de memória do flash EEPROM é conseguido. Uma camada do óxido tunneling é dada forma que overlying uma carcaça do semicondutor. Uma primeira camada do polysilicon, interpoly uma camada do óxido e uma segunda camada do polysilicon são depositadas então. A segunda camada do polysilicon, interpoly a camada do óxido, a primeira camada do polysilicon, e a camada do óxido tunneling são modeladas para dar forma a portas do controle e a portas flutuando para pilhas de memória flash de planeamento de EEPROM. Os íons implanted para dar forma às junções do dreno onde as junções do dreno são rasas e abruptas. Os íons implanted para dar forma a junções angulares do bolso junto às junções do dreno. As junções angulares do bolso implanted em um ângulo non-perpendicular com respeito à carcaça do semicondutor e contador-counter-doped às junções do dreno. Os íons implanted para dar forma às junções da fonte que são mais profundas e mais menos abruptas do que as junções do dreno.
