A high voltage insulated gate field-effect transistor includes an insulated
gate field-effect device structure having a source and a drain, the drain
being formed with an extended well region having one or more buried layers
of opposite conduction type sandwiched therein. The one or more buried
layers create an associated plurality of parallel JFET conduction channels
in the extended portion of the well region. The parallel JFET conduction
channels provide the HVFET with a low on-state resistance.
Un transistor aislado de alto voltaje del efecto de campo de la puerta incluye una estructura aislada del dispositivo del efecto de campo de la puerta que tiene una fuente y un dren, el dren que es formado con una región bien ampliada que tiene unas o más capas enterradas de tipo opuesto de la conducción intercalado en esto. Las unas o más capas enterradas crean una pluralidad asociada de canales paralelos de la conducción de JFET en la porción extendida de la región bien. Los canales paralelos de la conducción de JFET proveen del HVFET una resistencia baja del en-estado.
