A memory cell sensor including an integrator for sensing a logical state of
a memory cell. An integrator calibration circuit provides a corrective
bias to the integrator, the corrective bias being based upon a difference
between an initial integrator output value and a reference value. Another
embodiment includes a method of sensing a logical state of a memory cell.
The memory cell being sensed by an integrator. The method includes
determining an initial integrator output value when a corrective bias of
the integrator is zeroed, generating a correction value by comparing the
initial integrator output value to a reference value, and applying the
correction value to the corrective bias of the integrator.
Датчик ячейкы памяти включая интегратор для воспринимать логически положение ячейкы памяти. Цепь тарировки интегратора снабубежит корректирующее смещение интегратор, корректирующее смещение будучи основыванной на разнице между первоначально значением выхода интегратора и значением справки. Другое воплощение вклюает метод воспринимать логически положение ячейкы памяти. Ячейкы памяти будучи восприниманным интегратором. Метод вклюает обусловливать первоначально значение выхода интегратора когда вычеркнуто корректирующее смещение интегратора, производя значение коррекции путем сравнивать первоначально интегратор вывел наружу значение к значению справки, и прикладывать значение коррекции к корректирующему смещению интегратора.
