Process for the selective formation of salicide on active areas of MOS devices

   
   

Process for forming salicide on active areas of MOS transistors, each MOS transistor comprising a gate and respective source and drain regions, the source and drain regions each comprising a first lightly doped sub-region adjacent the gate and a second highly doped sub-region spaced apart from the gate. The salicide is formed selectively at least over the second highly doped sub-regions of the source and drain regions of the MOS transistors, and not over the first lightly doped sub-region.

Le processus pour former le salicide sur des secteurs actifs des transistors de MOS, de chaque transistor de MOS comportant une porte et des régions respectives de source et de drain, de la source et des régions chacune de drain comportant une première secondaire-région légèrement enduite adjacente la porte et une seconde a de haut enduit la secondaire-région espacée indépendamment de la porte. Le salicide est sélectivement formé au moins excédent les secondaire-régions de haut enduites de seconde de la source et des régions de drain des transistors de MOS, et pas excédent la première secondaire-région légèrement enduite.

 
Web www.patentalert.com

< Method to detect systematic defects in VLSI manufacturing

< Integrated circuit configuration and method of fabricating a dram structure with buried bit lines or trench capacitors

> Semiconductor device, method of manufacturing the same and liquid jet apparatus

> Method for fabricating semiconductor device

~ 00135