A layout structure of a decoder with m*n nodes and the method thereof are
provided. The nodes comprise a plurality of transistor nodes and a
plurality of channel nodes. The manufacturing method of the transistor
node comprises forming a gate, a first source/drain region and a second
source/drain region. The channel node is fabricated by forming a channel.
The channel, the first source/drain region and the second source/drain
region are formed at the same time with the same material. The decoder
circuit with smaller width is accomplished without additional mask in the
invention.
Una estructura de la disposición de un decodificador con nodos del m*n y el método de eso se proporcionan. Los nodos abarcan una pluralidad de nodos del transistor y una pluralidad de nodos del canal. El método de fabricación del nodo del transistor abarca la formación de una puerta, de una primera región de source/drain y de una segunda región de source/drain. El nodo del canal es fabricado formando un canal. El canal, la primera región de source/drain y la segunda región de source/drain se forman en el mismo tiempo con el mismo material. El circuito del decodificador con una anchura más pequeña se logra sin máscara adicional en la invención.
