Memory device having reduced layout area

   
   

A memory device having a memory core, a local equalizer, and a local-global multiplexer. The memory core is connected to local input/output lines and global input/output lines. The local equalizer is configured to precharge the local input/output lines. The global multiplexer is configured to alternately connect and disconnect the local input/output lines with the global input/output lines. The local equalizer is in a same layer of the memory device as the local-global multiplexer.

Un bloc de mémoires ayant un noyau de mémoire, un égaliseur local, et un multiplexeur local-global. Le noyau de mémoire est relié aux lignes locales d'entrée-sortie et aux lignes globales d'entrée-sortie. L'égaliseur local est configuré pour précharger les lignes locales d'entrée-sortie. Le multiplexeur global est configuré alternativement pour relier et débrancher les lignes d'entrée-sortie de gens du pays avec les lignes globales d'entrée-sortie. L'égaliseur local est dans une même couche du bloc de mémoires que le multiplexeur local-global.

 
Web www.patentalert.com

< Display units

< Method for programming a three-dimensional memory array incorporating serial chain diode stack

> Column redundancy scheme for serially programmable integrated circuits

> Integrated circuit capable of being burn-in tested using an alternating current stress and a testing method using the same

~ 00142