Ultra-thin fully depleted SOI device and method of fabrication

   
   

A fully depleted SOI FET and methods of formation are disclosed. The FET includes a layer of semiconductor material disposed over an insulating layer, the insulating layer disposed over a semiconductor substrate. A source, a drain and a body disposed between the source and the drain are formed from the layer of semiconductor material. The layer of semiconductor material is etched such that a thickness of the body is less than a thickness of the source and the drain and such that a recess is formed in the layer of semiconductor material over the body. A gate is formed at least in part in the recess. The gate defines a channel in the body and includes a gate electrode spaced apart from the body by a high-K gate dielectric.

Показаны польностью истощенный fet SOI и методы образования. Fet вклюает слой материала полупроводника размещанный над изолируя слоем, изолируя слоем размещанным над субстратом полупроводника. Источник, сток и тело размещанные между источником и стоком сформированы от слоя материала полупроводника. Слой материала полупроводника вытравлен таким что толщина тела чем толщина источника и стока и таким что гнездо сформирован в слое материала полупроводника над телом. Строб сформирован по крайней мере в части в гнезде. Строб определяет канал в тело и вклюает электрод строба размеченный отдельно от тела vysokim-K диэлектриком строба.

 
Web www.patentalert.com

< Semiconductor device having multilayer interconnection structure and manufacturing method thereof

< Memory device and fabrication method thereof

> Method for fabricating capacitors in semiconductor devices

> Method of fabricating a magneto-resistive random access memory (MRAM) device

~ 00142