A trench cell for use in a DRAM array includes a vertical selection
transistor of a first conductivity type at the--seen in the bit line
direction--first side of the trench hole, a blocking doping region near
the surface, of a second conductivity type, is provided adjacent to the
trench hole, the blocking doping region lying opposite the vertical
selection transistor. As a result, leakage currents can be avoided and, in
addition, the trench cells can be disposed at a shorter distance from one
another.
Клетка шанца для пользы в блоке DRAM вклюает вертикальный транзистор выбора первого типа проводимости на -- увидено в направлении линии бита -- первую сторону отверстия шанца, преграждая давая допинг зоны почти поверхность, второго типа проводимости, обеспечена за отверстием шанца, преграждая давая допинг зоной лежа напротив вертикального транзистора выбора. В результате, течений утечки можно избежать и, in addition, клетки шанца можно размещать на более скоро расстоянии от одного другом.
