An interconnect structure for a semiconductor device includes a
metallization line formed within a low-k dielectric material, the
metallization line being surrounded on bottom and side surfaces thereof by
a liner material. An embedded dielectric cap is formed over a top surface
of the metallization line, wherein the embedded dielectric cap has a
sufficient thickness so as to separate a top surface of the liner material
from a hardmask layer formed over the low-k dielectric material.
Uma estrutura do interconnect para um dispositivo de semicondutor inclui uma linha do metallization dada forma dentro de um material dieléctrico baixo-k, a linha do metallization que está sendo cercada no fundo e o lado aplaina disso por um material do forro. Um tampão dieléctrico encaixado é dado forma sobre uma superfície superior da linha do metallization, wherein o tampão dieléctrico encaixado tem uma espessura suficiente para separar uma superfície superior do material do forro de uma camada do hardmask dada forma sobre o material dieléctrico baixo-k.
