Semiconductor device

   
   

In a semiconductor device acting as an HBT, an emitter/base laminate portion is provided on a Si epitaxially grown layer in the SiGeC-HBT. The emitter/base laminate portion includes a SiGeC spacer layer, a SiGeC core base layer containing the boron, a Si cap layer, and an emitter layer formed by introducing phosphorous into the Si cap layer. The C content of the SiGeC spacer layer is equal to or lower than that of the SiGeC core base layer.

Dans un dispositif de semi-conducteur agissant en tant que HBT, une partie en stratifié d'emitter/base est fournie sur une couche épitaxial développée de silicium dans le SiGeC-HBT. La partie en stratifié d'emitter/base inclut une couche d'entretoise de SiGeC, une couche basse de noyau de SiGeC contenant le bore, une couche de chapeau de silicium, et une couche d'émetteur constituée par la présentation phosphoreuse dans la couche de chapeau de silicium. La teneur en C de la couche d'entretoise de SiGeC est égale ou inférieure à celle de la couche basse de noyau de SiGeC.

 
Web www.patentalert.com

< Semiconductor device

< Method of assessing lateral dopant and/or charge carrier profiles

> Interconnect test structure with slotted feeder lines to prevent stress-induced voids

> Semiconductor device

~ 00157