Self aligned double gate transistor having a strained channel region and process therefor

   
   

A method of manufacturing an integrated circuit with a strained semiconductor channel region. The method can provide a double gate structure. The gate structure can be provided in and above a trench. The trench can be formed in a compound semiconductor material such as a silicon-germanium material. The strained semiconductor can increase the charge mobility associated with the transistor. A silicon-on-insulator substrate can be used.

Метод изготовлять интегрированную цепь с напрячьнной зоной канала полупроводника. Метод может обеспечить двойную структуру строба. Структуру строба можно обеспечить в и над шанце. Шанец можно сформировать в материале составного полупроводника such as материал кремни-germanego. Напрячьнный полупроводник может увеличить удобоподвижность обязанности связанную с транзистором. Субстрат кремни-на-izol4tora можно использовать.

 
Web www.patentalert.com

< Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor

< Method of identifying bottlenecks and improving throughput in wafer processing equipment

> Damascene finfet gate with selective metal interdiffusion

> High aspect ratio metallization structures

~ 00162