ESD protection devices and methods to reduce trigger voltage

   
   

ESD protection devices and methods of forming them are provided in this invention. By employing the thin gate oxide fabricated by a dual gate oxide process and breakdown-enhanced layers, ESD protection devices with a lower trigger voltage are provided. The NMOS structure for ESD protection according to the present invention has islands, a control gate and breakdown-enhanced layers. These islands as well as the breakdown-enhanced layers overlapping the drain region of the NMOS reduce the breakdown voltage of the PN junction in the drain region, thereby reducing the ESD trigger voltage and improving the ESD protection level of the NMOS. Furthermore, the invention is applicable to general integrated-circuit processes as well as various ESD protection devices.

ESD Schutzvorrichtungen und Methoden der Formung sie werden in dieser Erfindung zur Verfügung gestellt. Indem Sie das dünne Gatteroxid einsetzen, das durch ein Doppelgatteroxid fabriziert wird, verarbeiten Sie und Zusammenbruch-erhöhte Schichten, ESD Schutzvorrichtungen mit einer niedrigeren Trigger-Spannung werden zur Verfügung gestellt. Die NMOS Struktur für ESD Schutz entsprechend der anwesenden Erfindung hat Inseln, ein Steuergatter und Zusammenbruch-erhöhte Schichten. Diese Inseln sowie die Zusammenbruch-erhöhten Schichten, die mit der Abflußregion des NMOS sich decken, verringern die Durchbruchsspannung der PN Verzweigung in der Abflußregion, dadurch sieverringern sieverringern die ESD Trigger-Spannung und verbessern das ESD Schutzniveau des NMOS. Ausserdem ist die Erfindung auf allgemeine Schaltungprozesse sowie verschiedene ESD Schutzvorrichtungen anwendbar.

 
Web www.patentalert.com

< Semiconductor memory having a pillar type trench dram cell

< Semiconductor device and method for manufacturing the same

> High aspect ratio contact structure with reduced silicon consumption

> Photodetector circuit

~ 00163