A configuration including a grounding mechanism protects a semiconductor
device from electrical overstress damage during processes, such as an RIE
process, where an electrical charge can build up on the semiconductor
device. According to an exemplary embodiment, the configuration secures a
semiconductor device such that a die of the device is exposed to an
electrically charged environment and electrically conductive terminals of
the device are isolated from the electrically charged environment. The
grounding mechanism electrically connects each of the electrically
conductive terminals to a ground potential while the die is exposed to the
electrically charged environment.
Uma configuração including um mecanismo aterrando protege um dispositivo de semicondutor dos danos elétricos do overstress durante processos, tais como um processo de RIE, onde uma carga elétrica possa construir acima no dispositivo de semicondutor. De acordo com uma incorporação exemplary, a configuração fixa um dispositivo de semicondutor tais que um dado do dispositivo está exposto a um ambiente eletricamente carregado e os terminais condutores do dispositivo estão isolados eletricamente do ambiente eletricamente carregado. O mecanismo aterrando conecta eletricamente cada um dos terminais eletricamente condutores a um potencial à terra quando o dado for exposto ao ambiente eletricamente carregado.
