A semiconductor device for a charge pump device suitable for providing
large current capacity and preventing a latch up from occurring is
offered. A first and a second N-type epitaxial silicon layers are stacked
on a P-type single crystalline silicon substrate, and a P-type well region
is formed in the second epitaxial silicon layer. A P+-type buried layer is
formed abutting on a bottom of the P-type well region, and an MOS
transistor is formed in the P-type well region. The MOS transistor has a
first source layer N+S of high impurity concentration, a first drain layer
N+D of high impurity concentration and a second source layer N-S and/or a
second drain layer N-D of low impurity concentration, which is diffused
deeper than the first source layer N+S of high impurity concentration and
the first drain layer N+D of high impurity concentration.
Ein Halbleiterelement für eine Ladepumpevorrichtung, die für das Zur Verfügung stellen der großen gegenwärtigen Kapazität und das Verhindern, eine daß Verriegelung oben verwendbar ist wird angeboten auftritt. Eine erste und zweite N-Art Epitaxial- Silikonschichten werden auf einer P-Art einzelnes kristallenes Silikonsubstrat gestapelt, und eine P-Art Brunnenregion wird in der zweiten Epitaxial- Silikonschicht gebildet. Eine P+-type begrabene Schicht ist gebildetes Berühren auf einer Unterseite der P-Art Brunnenregion, und ein MOS Transistor wird in der P-Art Brunnenregion gebildet. Der MOS Transistor hat eine erste Quellschicht N+S hohe Störstellenkonzentation, eine erste Abflußschicht N+D hohe Störstellenkonzentation und eine Zweitlieferantschicht N-S und/oder ein zweites Abflußschicht Nd niedrige Störstellenkonzentation, die zerstreute tiefere als die erste Quellschicht N+S der hohen Störstellenkonzentation und die erste Abflußschicht N+D der hohen Störstellenkonzentation ist.
