The invention relates to a DRAM memory cell having a trench filled with
conductive material connected to a selection transistor by a connection
having a vertical insulation collar arranged perpendicularly to a layer
sequence of the memory cell. The vertical insulation collar is connected
to a lateral insulation collar of the trench. This lateral insulation
collar essentially extends perpendicular to the vertical insulation collar
or is arranged laterally with respect to the vertical insulation collar.
It is thus possible to provide a memory cell, a wafer and a semiconductor
component that have a high integration density and a sufficient dielectric
strength, and that efficiently suppress parasitic transistors. A method
for fabricating a lateral insulating collar for a memory cell is also
described.
L'invenzione riguarda una cellula di memoria di DRAM che ha una trincea riempita di materiale conduttivo collegato ad un transistore di selezione tramite un collegamento che fa un collare verticale dell'isolamento organizzare perpendicolarmente ad una sequenza di strato della cellula di memoria. Il collare verticale dell'isolamento è collegato ad un collare laterale dell'isolamento della trincea. Questo collare laterale dell'isolamento essenzialmente estende la perpendicolare fino il collare verticale dell'isolamento o è organizzato lateralmente riguardo al collare verticale dell'isolamento. È così possibile fornire una cellula di memoria, una cialda e un componente a semiconduttore che ha un'alta densità di integrazione e una resistenza dielettrica sufficiente e che sopprimono efficientemente i transistori parassita. Un metodo per fabbricare un collare isolante laterale per una cellula di memoria inoltre è descritto.
