Isolation structure configurations for modifying stresses in semiconductor devices

   
   

An apparatus and methods for modifying isolation structure configurations for MOS devices to either induce or reduce tensile and/or compressive stresses on an active area of the MOS devices. The isolation structure configurations according to the present invention include the use of low-modulus and high-modulus, dielectric materials, as well as, tensile stress-inducing and compressive stress-inducing, dielectric materials, and further includes altering the depth of the isolation structure and methods for modifying isolation structure configurations, such as trench depth and isolation materials used, to modify (i.e., to either induce or reduce) tensile and/or compressive stresses on an active area of a semiconductor device.

Μια συσκευή και οι μέθοδοι για την απομόνωση κτίζουν τις διαμορφώσεις για τις συσκευές MOS για είτε να προκαλέσουν είτε να μειώσουν τις εκτατές ή/και συμπιεστικές πιέσεις σε μια ενεργό περιοχή των συσκευών MOS. Οι διαμορφώσεις δομών απομόνωσης σύμφωνα με την παρούσα εφεύρεση περιλαμβάνουν τη χρήση του χαμηλός-συντελεστή και του υψηλός-συντελεστή, των διηλεκτρικών υλικών, καθώς επίσης και, της εκτατής πίεση-πρόκλησης και της συμπιεστικής πίεση-πρόκλησης, των διηλεκτρικών υλικών, και περιλαμβάνουν περαιτέρω την αλλαγή του βάθους της δομής και των μεθόδων απομόνωσης για τις διαμορφώσεις δομών απομόνωσης, όπως τα υλικά βάθους τάφρων και απομόνωσης που χρησιμοποιούνται, για να τροποποιήσουν (δηλ., για είτε να προκαλέσουν είτε να μειώσουν) τις εκτατές ή/και συμπιεστικές πιέσεις σε μια ενεργό περιοχή μιας συσκευής ημιαγωγών.

 
Web www.patentalert.com

< Method and apparatus for forming a capacitive structure including single crystal silicon

< Aspherical microstructure, and method of fabricating the same

> Complimentary bipolar transistor

> Semiconductor device

~ 00171