A novel complimentary shielded inductor on a semiconductor is disclosed. A
region of electrically floating high resistive material is deposited
between the inductor and the semiconductor substrate. The high resistive
shield is patterned with a number of gaps, such that a current induced in
the shield by the inductor does not have a closed loop path. The high
resistive floating shield compliments a grounded low resistive shield to
achieve higher performance inductors. In this fashion, noise in the
substrate is reduced. The novel complimentary shield does not
significantly degrade the figures of merit of the inductor, such as,
quality factor and resonance frequency. In one embodiment, the grounded
shield is made of patterned N-well (or P-well) structures. In still
another embodiment, the low resistive electrically grounded shield is made
of patterned Silicide, which may be formed on portions of the substrate
itself.
Um indutor protegido complimentary da novela em um semicondutor é divulgado. Uma região eletricamente de flutuar o material resistive elevado é depositada entre o indutor e a carcaça do semicondutor. O protetor resistive elevado é modelado com um número de aberturas, tais que uma corrente induzida no protetor pelo indutor não tem um trajeto do laço closed. O protetor flutuando resistive elevado elogía um protetor resistive baixo aterrado para conseguir indutores de um desempenho mais elevado. Nesta forma, o ruído na carcaça é reduzido. O protetor complimentary da novela não degrada significativamente as figuras do mérito do indutor, como, do fator de qualidade e da freqüência do resonance. Em uma incorporação, o protetor aterrado é feito de estruturas modeladas de N-well (ou P-well). Em imóvel uma outra incorporação, o protetor eletricamente aterrado resistive baixo é feita do silicide modelado, que pode ser dado forma nas parcelas da carcaça próprias.
