A semiconductor device is provided in which: a parasitic capacitance
between a drain and a supporting substrate is reduced; and a high electric
field generated in the vicinity of the drain is relaxed and which has a
high withstand voltage. A MOS transistor according to the present
invention includes: a supporting substrate region in an SOT substrate; a
buried insulating film formed on the supporting substrate region; a
channel region formed on the buried insulating film; and first and second
offset regions that are formed on the buried insulating film so as to be
adjacent to the channel region on both sides thereof, and further includes
an impurity diffusion region formed in a portion positioned below the
second offset region in the supporting substrate region.
Een halfgeleiderapparaat wordt verstrekt waarin: een parasitische capacitieve weerstand tussen een afvoerkanaal en een ondersteunend substraat wordt verminderd; en een hoog elektrisch gebied dat in de buurt van het afvoerkanaal wordt geproduceerd is ontspannen en dat een hoogte heeft voltage weerstaan. Een MOS transistor volgens de onderhavige uitvinding omvat: een ondersteunend substraatgebied in een SOT substraat; een begraven isolerende film die op het ondersteunende substraatgebied wordt gevormd; een kanaalgebied dat op de begraven isolerende film wordt gevormd; en eerst en de tweede compensatiegebieden die op de begraven isolerende film worden gevormd om naast het kanaalgebied aan zowel kanten daarvan te zijn, en omvat verder een gevormd gebied van de onzuiverheidsverspreiding in een gedeelte dat onder het tweede compensatiegebied wordt geplaatst in het ondersteunende substraatgebied.
