Silicon on insulator device and layout method of the same

   
   

A silicon on insulator (SOI) semiconductor device includes a wire connected to doped regions formed in an active layer of a SOI substrate. A ratio of the area of the wire to the doped region or a ratio of the area of contact holes formed on the wire to the doped region is limited to a predetermined value. When the ratio exceeds the predetermined value, a dummy doped region is added to prevent the device from being damaged during a plasma process.

Un silicio en el dispositivo de semiconductor del aislador (SOI) incluye un alambre conectado con las regiones dopadas formadas en una capa activa de un substrato de SOI. Un cociente del área del alambre a la región dopada o un cociente del área de los agujeros del contacto formados en el alambre a la región dopada se limita a un valor predeterminado. Cuando el cociente excede el valor predeterminado, una región dopada simulada se agrega para evitar que el dispositivo sea dañado durante un proceso del plasma.

 
Web www.patentalert.com

< Insulated gate transistor

< Pinned photodiode for a CMOS image sensor and fabricating method thereof

> Rhodium-rich integrated circuit capacitor electrode

> Conductively doped strontium titanate barrier intermediate a silicon underlayer and an epitaxial metal oxide film

~ 00142