Insulated gate field effect transistor having passivated schottky barriers to the channel

   
   

A transistor includes a semiconductor channel disposed nearby a gate and in an electrical path between a source and a drain, wherein the channel and at least one of the source or the drain are separated by an interface layer so as to form a channel-interface layer-source/drain junction in which a Fermi level of the semiconductor channel is depinned in a region near the junction and the junction has a specific contact resistance of less than approximately 1000 .OMEGA.-.mu.m.sup.2. The interface layer may include a passivating material such as a nitride, a fluoride, an oxide, an oxynitride, a hydride and/or an arsenide of the semiconductor of the channel. In some cases, the interface layer consists essentially of a monolayer configured to depin the Fermi level of the semiconductor of the channel, or an amount of passivation material sufficient to terminate all or a sufficient number of dangling bonds of the semiconductor channel to achieve chemical stability of the surface. Also, the interface layer may include a separation layer of a material different than the passivating material. Where used, the separation layer has a thickness sufficient to reduce effects of metal-induced gap states in the semiconductor channel.

Um transistor inclui uma canaleta do semicondutor disposta próximo uma porta e em um trajeto elétrico entre uma fonte e um dreno, wherein a canaleta e ao menos esse da fonte ou do dreno são separados por uma camada da relação para dar forma uma junção da canaleta-relação layer-source/drain em que um nível de Fermi da canaleta do semicondutor está depinned em uma região perto da junção e da junção tem uma resistência específica do contato menos do que do OMEGA.-.mu.m.sup.2 aproximadamente 1000. A camada da relação pode incluir um material passivating tal como um nitride, um fluoreto, um óxido, um oxynitride, um hydride e/ou um arsenieto do semicondutor da canaleta. Em alguns casos, a camada da relação consiste essencialmente em um monolayer configurarado ao depin o nível de Fermi do semicondutor da canaleta, ou em uma quantidade de material do passivation suficiente terminar todas as ou um número suficiente ligações dangling da canaleta do semicondutor para conseguir a estabilidade química da superfície. Também, a camada da relação pode incluir uma camada da separação de um diferente material do que o material passivating. Onde usada, a camada da separação tem uma espessura suficiente reduzir efeitos de estados metal-induzidos da abertura na canaleta do semicondutor.

 
Web www.patentalert.com

< Method for forming patterned features at a semiconductor wafer periphery to prevent metal peeling

< Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same

> Non-volatile resistance variable device

> Stacked semiconductor package having laser machined contacts

~ 00151