Method for forming patterned features at a semiconductor wafer periphery to prevent metal peeling

   
   

A method for preventing peeling of a metal layer formed over a semiconductor wafer process surface during a chemical mechanical polishing (CMP) process including providing a semiconductor wafer having a process surface comprising a periphery portion and a central portion said central portion including active areas having semiconductor devices features formed therein the process surface including a dielectric insulating layer; forming a plurality of openings in the periphery portion to form closed communication with the dielectric insulating layer the plurality of openings having an aspect ratio of at least 2; blanket depositing a metal layer to cover the process surface including the periphery portion to include filling the plurality of openings to anchor the metal layer; and, performing a CMP process to remove at least a portion of the metal layer from the process surface.

Un método para prevenir la peladura de una capa del metal formó sobre una superficie del proceso de la oblea de semiconductor durante un proceso que pulía mecánico químico (CMP) incluyendo el abastecimiento de una oblea de semiconductor que tenía una superficie de proceso el abarcar de una porción de la periferia y una porción central dicha de la porción central incluyendo las áreas activas que tenían características de los dispositivos de semiconductor formó en esto la superficie de proceso incluyendo una capa de aislamiento dieléctrica; formando una pluralidad de aberturas en la porción de la periferia para formar la comunicación cerrada con la capa de aislamiento dieléctrica la pluralidad de aberturas que tienen un cociente de aspecto de por lo menos 2; combinado depositando una capa del metal para cubrir la superficie de proceso incluyendo la porción de la periferia para incluir llenar la pluralidad de aberturas para anclar la capa del metal; y, realizando un proceso del CMP para quitar por lo menos una porción de la capa del metal de la superficie de proceso.

 
Web www.patentalert.com

< Semiconductor device including a pad and a method of manufacturing the same

< Method of making a semiconductor device that has copper damascene interconnects with enhanced electromigration reliability

> Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same

> Insulated gate field effect transistor having passivated schottky barriers to the channel

~ 00151