A semiconductor device includes a semiconductor substrate including
semiconductor elements and an underlie wiring layer, an underlie
insulating layer covering the underlie wiring layer; via conductors filled
in via holes extending through the underlie insulating layer and reaching
the underlie wiring layer, an insulating stack layer formed on the
underlie insulating layer, covering the via conductors, the insulating
stack layer including a first and a second insulating layer having
different etching characteristic, a pad groove formed through the
insulating stack layer, defining a pad region in which the via conductors
are exposed, the pad region including therein at least an etching
enhancing remaining insulation layer pattern; and a pad conductor filled
in the pad groove.
Un dispositif de semi-conducteur inclut un substrat de semi-conducteur comprenant des éléments de semi-conducteur et une couche de câblage d'être à la base, une couche de isolation d'être à la base couvrant la couche de câblage d'être à la base ; par l'intermédiaire des conducteurs complétés par l'intermédiaire des trous passant à travers la couche de isolation d'être à la base et atteinte de la couche de câblage d'être à la base, une couche isolante de pile a formé sur la couche de isolation d'être à la base, couvert par l'intermédiaire des conducteurs, la couche isolante de pile comprenant une première et une deuxième couche de isolation ayant la caractéristique différente gravure à l'eau-forte, une cannelure de garniture formée par la couche isolante de pile, définissant une région de garniture dans laquelle par l'intermédiaire des conducteurs sont exposés, la région de garniture comprenant là-dedans au moins gravure à l'eau-forte augmentant le modèle restant de couche d'isolation ; et un conducteur de garniture a complété la cannelure de garniture.
