Thin film transistor

   
   

Methods of forming thin film transistors, and transistors therefrom, are provided where at least one of the source or drain region is conductively doped while conductivity doping of the channel region is prevented without any masking by any separate masking layer. Methods include, providing a substrate having a conductive node; providing a first dielectric layer, a gate layer over the first layer and a second dielectric layer over the gate layer; providing a contact opening through the first and second layers and the gate layer, the opening defining projecting sidewalls; providing a gate dielectric layer within the opening; providing a layer of semiconductive material over the second layer, against the gate dielectric layer and in electrical communication with the node; the material defining a channel region; and conductively doping the semiconductive material layer lying outwardly of the contact opening to form one of a source region or a drain region.

Methoden von Dünnfilmtransistoren und Transistoren daher bilden, werden zur Verfügung gestellt, wo einer mindestens der Quelle oder der Abflußregion leitend lackiert wird, während das Leitfähigkeitlackieren der Führung Region verhindert wird, ohne durch irgendwelche unterschiedliche Maskierungsschicht irgendwie zu verdecken. Methoden schließen ein und stellen ein Substrat zur Verfügung, das einen leitenden Nullpunkt hat; eine erste dielektrische Schicht, einen Gatterschichtüberschuß die erste Schicht und eine zweite dielektrische Schicht über der Gatterschicht zur Verfügung stellen; eine Kontaktöffnung durch die ersten und zweiten Schichten und das Gatter zur Verfügung stellend, überlagern Sie, die Öffnung definierenden hervorstehenden Seitenwände; Zur Verfügung stellen einer dielektrischen Schicht des Gatters innerhalb der Öffnung; eine Schicht des semiconductive Materialüberschusses die zweite Schicht, gegen die dielektrische Schicht des Gatters und in der elektrischen Kommunikation mit dem Nullpunkt zur Verfügung stellen; das Material, das eine Führung Region definiert; und die semiconductive materielle Schicht leitend, lackierend, die nach außen vom Kontakt sich öffnet, um ein einer Quellregion oder der Abflußregion zu bilden liegt.

 
Web www.patentalert.com

< Heterojunction bipolar transistor and method for fabricating the same

< High gain bipolar transistor

> Semiconductor device having improved alignment of an electrode terminal on a semiconductor chip and a conductor coupled to the electrode terminal

> CMOS imager with a self-aligned buried contact

~ 00155